Table of Contents - rggen-systemverilog-0.25.1 Documentation
Classes and Modules
- Object
- RgGen
- RgGen::SystemVerilog
- RgGen::SystemVerilog::Common
- RgGen::SystemVerilog::Common::Component
- RgGen::SystemVerilog::Common::ComponentFactory
- RgGen::SystemVerilog::Common::Feature
- RgGen::SystemVerilog::Common::FeatureFactory
- RgGen::SystemVerilog::Common::Utility
- RgGen::SystemVerilog::Common::Utility::ClassDefinition
- RgGen::SystemVerilog::Common::Utility::DataObject
- RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- RgGen::SystemVerilog::Common::Utility::Identifier
- RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- RgGen::SystemVerilog::Common::Utility::InterfacePort
- RgGen::SystemVerilog::Common::Utility::LocalScope
- RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- RgGen::SystemVerilog::Common::Utility::PackageDefinition
- RgGen::SystemVerilog::Common::Utility::SourceFile
- RgGen::SystemVerilog::Common::Utility::StructureDefinition
- RgGen::SystemVerilog::RAL
- RgGen::SystemVerilog::RAL::Feature
- RgGen::SystemVerilog::RAL::RegisterCommon
- RgGen::SystemVerilog::RTL
- RgGen::SystemVerilog::RTL::BitFieldIndex
- RgGen::SystemVerilog::RTL::Feature
- RgGen::SystemVerilog::RTL::IndirectIndex
- RgGen::SystemVerilog::RTL::PartialSum
- RgGen::SystemVerilog::RTL::RegisterIndex
- RgGen::SystemVerilog::RTL::RegisterType
Methods
- ::define_entity — RgGen::SystemVerilog::Common::Feature
- ::included — RgGen::SystemVerilog::RTL::BitFieldIndex
- ::included — RgGen::SystemVerilog::RTL::RegisterIndex
- ::new — RgGen::SystemVerilog::Common::Utility::DataObject
- ::new — RgGen::SystemVerilog::Common::Utility::Identifier
- ::new — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- ::new — RgGen::SystemVerilog::Common::Utility::InterfacePort
- ::new — RgGen::SystemVerilog::Common::Utility::StructureDefinition
- #[] — RgGen::SystemVerilog::Common::Utility::Identifier
- #__array_format__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__array_select__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__array_size__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__calc_index_value__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__create_new_identifier__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__create_select__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__enclose_index_in_parenthesis — RgGen::SystemVerilog::Common::Utility::Identifier
- #__index_factors__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__reduce_array__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__serialized_index__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__serialized_lsb__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__sub_identifiers__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #__width__ — RgGen::SystemVerilog::Common::Utility::Identifier
- #access — Object
- #access_rights — Object
- #add_declaration — RgGen::SystemVerilog::Common::Feature
- #add_declarations_to_body — RgGen::SystemVerilog::Common::Utility::StructureDefinition
- #add_declarations_to_header — RgGen::SystemVerilog::Common::Utility::StructureDefinition
- #add_entity — RgGen::SystemVerilog::Common::Feature
- #add_identifier — RgGen::SystemVerilog::Common::Feature
- #address_width — Object
- #address_width — RgGen::SystemVerilog::RTL::RegisterType
- #all_bits_0 — RgGen::SystemVerilog::Common::Utility
- #all_bits_1 — RgGen::SystemVerilog::Common::Utility
- #argument — RgGen::SystemVerilog::Common::Utility
- #argument_declarations — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #argument_direction — RgGen::SystemVerilog::Common::Utility::DataObject
- #arguments — Object
- #array — RgGen::SystemVerilog::Common::Utility
- #array? — RgGen::SystemVerilog::Common::Utility::DataObject
- #array_indices — RgGen::SystemVerilog::RAL::RegisterCommon
- #array_port_format — Object
- #array_size — Object
- #array_size — RgGen::SystemVerilog::RTL::BitFieldIndex
- #assign — RgGen::SystemVerilog::Common::Utility
- #assign_axi4lite_signals — Object
- #available_protocols — Object
- #bin — RgGen::SystemVerilog::Common::Utility
- #bit_field_if — Object
- #bit_field_if_connection — Object
- #bit_width — RgGen::SystemVerilog::Common::Utility
- #body_code — Object
- #bus_width — Object
- #bus_width — RgGen::SystemVerilog::RTL::RegisterType
- #byte_offset — RgGen::SystemVerilog::RTL::RegisterType
- #byte_size — Object
- #byte_width — Object
- #calc_partial_sum — RgGen::SystemVerilog::RTL::PartialSum
- #child_model_constructors — Object
- #class_header_begin — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #class_header_end — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #class_inheritance — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #clear_signal — Object
- #clock — Object
- #collect_available_protocols — Object
- #collect_offsets — RgGen::SystemVerilog::RTL::RegisterType
- #concat — RgGen::SystemVerilog::Common::Utility
- #constructor — Object
- #constructor_code — Object
- #constructors — Object
- #control_signal — Object
- #create_blank_file — RgGen::SystemVerilog::Common::Utility
- #create_entity — RgGen::SystemVerilog::Common::Feature
- #create_identifier — RgGen::SystemVerilog::Common::Utility
- #create_if_instance — RgGen::SystemVerilog::RTL::Feature
- #create_if_port — RgGen::SystemVerilog::RTL::Feature
- #create_parameter — RgGen::SystemVerilog::RAL::Feature
- #create_parameter — RgGen::SystemVerilog::RTL::Feature
- #create_port — RgGen::SystemVerilog::RTL::Feature
- #create_variable — RgGen::SystemVerilog::RAL::Feature
- #create_variable — RgGen::SystemVerilog::RTL::Feature
- #dec — RgGen::SystemVerilog::Common::Utility
- #declaration — RgGen::SystemVerilog::Common::Utility::DataObject
- #declaration — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- #declaration — RgGen::SystemVerilog::Common::Utility::InterfacePort
- #declaration_snippets — RgGen::SystemVerilog::Common::Utility::DataObject
- #declarations — RgGen::SystemVerilog::Common::Component
- #default_offset_address — RgGen::SystemVerilog::RAL::RegisterCommon
- #default_protocol — Object
- #default_value — RgGen::SystemVerilog::Common::Utility::DataObject
- #define_entity — RgGen::SystemVerilog::Common::Feature
- #enable_or_lock — Object
- #end_address — Object
- #feature_registries — Object
- #feature_registry — Object
- #field_full_name — Object
- #field_model_constructors — Object
- #file_include_directives — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #find_protocol — Object
- #footer_code — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #footer_code — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #footer_code — RgGen::SystemVerilog::Common::Utility::LocalScope
- #footer_code — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #footer_code — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #format_offset — RgGen::SystemVerilog::RTL::RegisterType
- #format_offsets — RgGen::SystemVerilog::RTL::RegisterType
- #full_name — Object
- #function_call — RgGen::SystemVerilog::Common::Utility
- #function_header_begin — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #function_header_end — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #function_name — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #generate_for — RgGen::SystemVerilog::Common::Utility::LocalScope
- #generate_for_end — RgGen::SystemVerilog::Common::Utility::LocalScope
- #generate_for_header — RgGen::SystemVerilog::Common::Utility::LocalScope
- #genvar_declarations — RgGen::SystemVerilog::Common::Utility::LocalScope
- #hdl_path — RgGen::SystemVerilog::RAL::RegisterCommon
- #header_code — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #header_code — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #header_code — RgGen::SystemVerilog::Common::Utility::LocalScope
- #header_code — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #header_code — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #hex — RgGen::SystemVerilog::Common::Utility
- #id_port_width — Object
- #identifier — RgGen::SystemVerilog::Common::Utility::DataObject
- #identifier — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- #identifier — RgGen::SystemVerilog::Common::Utility::InterfacePort
- #import_package — RgGen::SystemVerilog::Common::Feature
- #import_packages — RgGen::SystemVerilog::Common::Feature
- #include_file — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #include_files — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #include_files — Object
- #index — RgGen::SystemVerilog::RTL::RegisterIndex
- #index_fields — Object
- #index_fields — RgGen::SystemVerilog::RTL::IndirectIndex
- #index_operands — RgGen::SystemVerilog::RTL::RegisterIndex
- #index_properties — Object
- #index_values — RgGen::SystemVerilog::RTL::IndirectIndex
- #index_width — RgGen::SystemVerilog::RTL::IndirectIndex
- #indirect_index_assignment — RgGen::SystemVerilog::RTL::IndirectIndex
- #initial_value — Object
- #initial_value_array_rhs — Object
- #initial_value_format — Object
- #initial_value_name — Object
- #initial_value_rhs — Object
- #initial_value_size — Object
- #inside_loop? — RgGen::SystemVerilog::RTL::BitFieldIndex
- #inside_loop? — RgGen::SystemVerilog::RTL::RegisterIndex
- #instance_identifier — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- #instantiation — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- #integer? — RgGen::SystemVerilog::Common::Utility::Identifier
- #integer? — RgGen::SystemVerilog::RTL::PartialSum
- #local_address_width — Object
- #local_index — RgGen::SystemVerilog::RTL::BitFieldIndex
- #local_index — RgGen::SystemVerilog::RTL::RegisterIndex
- #local_index_coefficients — RgGen::SystemVerilog::RTL::RegisterIndex
- #local_index_name — RgGen::SystemVerilog::RTL::BitFieldIndex
- #local_indices — RgGen::SystemVerilog::RTL::BitFieldIndex
- #local_indices — RgGen::SystemVerilog::RTL::RegisterIndex
- #local_loop_variables — RgGen::SystemVerilog::RTL::RegisterIndex
- #local_register_index — RgGen::SystemVerilog::RTL::RegisterIndex
- #loop_size — Object
- #loop_variables — Object
- #loop_variables — RgGen::SystemVerilog::RTL::BitFieldIndex
- #loop_variables — RgGen::SystemVerilog::RTL::RegisterIndex
- #macro_call — RgGen::SystemVerilog::Common::Utility
- #macro_definition — Object
- #mask — Object
- #model_body — Object
- #model_name — Object
- #modport — RgGen::SystemVerilog::Common::Utility::InterfacePort
- #module_header_begin — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #module_header_end — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #msb — RgGen::SystemVerilog::Common::Utility::DataObject
- #object_identifier — RgGen::SystemVerilog::Common::Utility::DataObject
- #offset_address — Object
- #offset_address — RgGen::SystemVerilog::RAL::RegisterCommon
- #offset_address — RgGen::SystemVerilog::RTL::RegisterType
- #pacakge_import_items — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #package_import — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #package_import — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #package_import_declaration — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #package_import_declaration — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #package_imports — RgGen::SystemVerilog::Common::Component
- #package_imports — RgGen::SystemVerilog::Common::Feature
- #package_imports — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #package_imports — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #package_name — Object
- #packages — Object
- #packed_array_size — RgGen::SystemVerilog::Common::Utility::DataObject
- #packed_dimensions — RgGen::SystemVerilog::Common::Utility::DataObject
- #paraemter_keyword — RgGen::SystemVerilog::Common::Utility::DataObject
- #parameter_declarations — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #parameter_declarations — RgGen::SystemVerilog::Common::Utility::LocalScope
- #parameter_declarations — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #parameter_value_assignments — RgGen::SystemVerilog::Common::Utility::InterfaceInstance
- #parameters — Object
- #parse_entity_arguments — RgGen::SystemVerilog::Common::Feature
- #partial_sums — RgGen::SystemVerilog::RTL::PartialSum
- #polarity — Object
- #port_declarations — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #port_identifier — RgGen::SystemVerilog::Common::Utility::InterfacePort
- #port_type — RgGen::SystemVerilog::Common::Utility::InterfacePort
- #ports — Object
- #post_body_code — RgGen::SystemVerilog::Common::Utility::LocalScope
- #post_initialize — RgGen::SystemVerilog::Common::Feature
- #pre_body_code — RgGen::SystemVerilog::Common::Utility::ClassDefinition
- #pre_body_code — RgGen::SystemVerilog::Common::Utility::LocalScope
- #pre_body_code — RgGen::SystemVerilog::Common::Utility::ModuleDefinition
- #pre_body_code — RgGen::SystemVerilog::Common::Utility::PackageDefinition
- #product — RgGen::SystemVerilog::RTL::RegisterIndex
- #rand_keyword — RgGen::SystemVerilog::Common::Utility::DataObject
- #read_action — Object
- #read_only? — Object
- #read_set? — Object
- #readable — RgGen::SystemVerilog::RTL::RegisterType
- #reduce_indices — RgGen::SystemVerilog::RTL::RegisterIndex
- #reference — Object
- #reference_bit_field — Object
- #reference_or_value_in — Object
- #register_if — Object
- #register_index — RgGen::SystemVerilog::RTL::RegisterType
- #repeat — RgGen::SystemVerilog::Common::Utility
- #reset — Object
- #reset_value — Object
- #return_type — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #return_type_declaration — RgGen::SystemVerilog::Common::Utility::FunctionDefinition
- #serialized? — RgGen::SystemVerilog::Common::Utility::DataObject
- #serialized_array_size — RgGen::SystemVerilog::Common::Utility::DataObject
- #set_signal — Object
- #sized_initial_value — Object
- #sized_initial_values — Object
- #start_address — Object
- #sv_module_body — Object
- #sv_module_definition — Object
- #target_feature_key — Object
- #to_s — RgGen::SystemVerilog::Common::Utility::Identifier
- #top_scope — RgGen::SystemVerilog::Common::Utility::LocalScope
- #top_scope? — Object
- #total_registers — Object
- #trigger_value — Object
- #unit_instance_name — RgGen::SystemVerilog::RAL::RegisterCommon
- #unpacked_array? — RgGen::SystemVerilog::Common::Utility::DataObject
- #unpacked_dimensions — RgGen::SystemVerilog::Common::Utility::DataObject
- #upper_register_file — RgGen::SystemVerilog::RTL::RegisterIndex
- #valid_bits — RgGen::SystemVerilog::RTL::RegisterType
- #valid_reset — Object
- #valid_width? — RgGen::SystemVerilog::Common::Utility::DataObject
- #value — Object
- #value_out_unmasked — Object
- #value_width — Object
- #variable_declarations — RgGen::SystemVerilog::Common::Utility::LocalScope
- #variables — Object
- #volatile — Object
- #width — Object
- #width — RgGen::SystemVerilog::RTL::RegisterType
- #writable — RgGen::SystemVerilog::RTL::RegisterType
- #write_action — Object
- #write_enable — Object
- #write_once — Object
- #write_only? — Object